Un sistema di acquisizione dati in LabVIEW per i test di TIGER

TIGER (Torino Integrated Gem Electronics for Readout) is the ASIC designed at INFN-Torino for the front-end electronics of a cylindrical triple GEM detector, proposed to replace the inner tracker of BESIII spectrometer (Beijing Electron Spectrometer). The high luminosity of the collider, operational at the Institute of High Energy Physics in Beijing (IHEP), allows to measure states of charmonium and open charm, to carry out light hadrons spectroscopy and to study tau lepton physics, but it caused aging and degradation problems to the tracking performance. The 64-channel chip in analog-digital mixed mode, has been designed using CMOS 110 nm UMC technology in order to be exported to China. Each channel has two branches: branch E for charge measurements and branch T for time measurements (Chapter 1). For the characterization of TIGER it was used an evaluation board with a Xilinx FPGA and a custom test board. Running a custom Ethernet control link, using a UDP-based protocol, the communication between TIGER and the FPGA is managed by LabVIEW platform and VHDL programming language (Chapter 2). The research work has focused on the development of a data acquisition system in LabVIEW environment to verify TIGER operation (Chapter 3). In Chapter 4 are reported the tests run to check the operation of TIGER. Moreover the first measurement with CGEM detector are presented.

TIGER (Torino Integrated Gem Electronics for Readout) è l'ASIC progettato presso l'INFN, Sezione di Torino, per l'elettronica di front-end del rivelatore a tripla GEM cilindrica, proposto per la sostituzione del tracciatore interno dello spettrometro BESIII (Beijing Electron Spectrometer). L'alta luminosità del collider, operativo presso l'Istituto di Fisica delle Alte energie di Pechino (IHEP), permette di misurare stati del charmonio e di open charm, di realizzare la spettroscopia di adroni leggeri e di studiare la fisica di leptoni tau, ma ha ingenerato problemi di invecchiamento e degrado nella performance del tracciatore. Il chip, con 64 canali in modalità mista analogica-digitale, è stato realizzato sfruttando la tecnologia CMOS 110 nm UMC per poter essere esportato in Cina. Ogni canale ha due rami: il ramo E per le misure di carica e il ramo T per le misure di tempo (Capitolo 1). Per la caratterizzazione di TIGER è stata utilizzata una scheda di valutazione con una FPGA della Xilinx e una test board progettata su misura. Attraverso un link di controllo Ethernet personalizzato, basato su protocollo UDP, la comunicazione tra TIGER e FPGA è stata gestita tramite la piattaforma LabVIEW e il linguaggio di programmazione VHDL (Capitolo 2). Il lavoro di ricerca si è focalizzato sullo sviluppo di un sistema di acquisizione dati in ambiente LabVIEW per verificare il funzionamento del prototipo di TIGER (Capitolo 3). Nel Capitolo 4 sono riportati i test per verificare il funzionamento di TIGER. Sono inoltre presentate le prime misure con il rivelatore CGEM.