The CMS high granularity lead tungstate Electromagnetic Calorimeter (ECAL) plays an important role in the physics program of the experiment at the Large Hadron Collider (LHC) by providing accurate electron and photon reconstruction. Delivering excellent performances in terms of energy resolution, the ECAL was crucial in the discovery and precision measurement of the Higgs decays. The central section of the detector, called barrel, consists of 61,200 crystals arranged into 36 supermodules, containing 1700 crystals. A crystal is read by a pair of Avalanche Photo Diodes (APDs) and the signal is digitized and transmitted by custom electronics. Starting in 2026, LHC will be upgraded to High-Luminosity LHC (HL-LHC), and new experimental conditions will require a complete redesign of the ECAL readout electronics. The present work is focused on the Very-Front-End (VFE) electronics of the ECAL upgrade devised to meet these new specification. In particular the main object of this thesis is the new LiTE-DTU ASIC, developed at INFN Torino. It has a crucial role in the upgrade of the VFE boards and its tasks are 12-bit 160 MHz analog-to-digital conversion, data compression and transmission of the signal generated by the APDs. To test the new version 2.0 of the LiTE-DTU, I worked on improving the existing setup, adding tools to make it more efficient and as automated as possible, having the possibility of heavily customize the test procedures. We tested in particular the performance of the ADC in terms of effective number of bits (ENOB), jitter and linearity (INL, DNL), while testing the functionality of nearly 600 chips that will be integrated onto the VFE cards, having defined parameters of acceptance/rejection. Preliminary results are overall good in terms of functionality and yield. A previous version of the chip was used in a Test Beam campaign with electrons. The results in terms of energy resolution, time resolution and linearity of the response are discussed. Finally, the results of the Single Event Upset (SEU) tests taken at Louvain-la-Neuve cyclone facility and at Laboratori Nazionali di Legnaro will be presented: they showed how the logic protected by triple redundancy is robust against SEU.
ECAL, il calorimetro elettromagnetico in tungstato di piombo di CMS, con le sue accurate ricostruzioni di fotoni ed elettroni ricopre un ruolo fondamentale nel programma di fisica dell'esperimento al Large Hadron Collider (LHC). Fornendo eccellenti performance in termini di risoluzione in energia, ECAL è stato cruciale nella scoperta e nelle misure di precisione dei decadimenti del bosone di Higgs. La sezione centrale del detector è composta da 61200 cristalli suddivisi in 36 "supermoduli" da 1700 cristalli ciascuno. Ogni cristallo è letto da una coppia di fotodiodi a valanga (APD) e il segnale è digitalizzato e trasmesso da elettronica disegnata su misura. Dal 2026 LHC verrà potenziato in High-Luminosity LHC (HL-LHC) e le nuove condizioni sperimentali impongono una sostanziale revisione dell'elettronica di lettura di ECAL. Il presente lavoro si concentra sull'elettronica di very-front-end (VFE) di ECAL aggiornata per soddisfare le nuove specifiche. In particolare l'oggetto principale è il nuovo chip LiTE-DTU, disegnato presso l'INFN di Torino. Il suo ruolo è cruciale nelle nuove schede di VFE e le sue funzioni sono la conversione analogico-digitale a 12-bit con campionamento a 160 MHz dei segnali generati dagli APD, la compressione e trasmissione dei dati raccolti. Per testare la versione 2.0 della LiTE-DTU ho lavorato al miglioramento del setup preesistente, aggiungendo strumenti per renderlo il più possibile automatizzatile, con l'opportunità di creare procedure molto personalizzate. In particolare abbiamo testato le performance dei convertitori analogico-digitale (ADC) in termini di effective number of bits (ENOB), non linearità (INL, DNL), testando in parallelo la funzionalità di quasi 600 chip che verranno integrati sulle schede di VFE, avendo definito parametri di accettazione/reiezione. I risultati preliminari sono complessivamente buoni in termini di funzionalità e yield. Una versione precedente del chip è stata usata in un Test Beam su fascio di elettroni. Verranno presentati i risultati in termini di risoluzione in tempo e in energia e di linearità. Infine verranno mostrati i risultati di test di single event upset (SEU) condotti al cyclone di Louvain-la-Neuve e ai Laboratori Nazionali di Legnaro: hanno evidenziato una buona resistenza ai SEU della logica protetta da ridondanza tripla.
Test e performance dell'elettronica di readout aggiornata del calorimetro elettromagnetico di CMS
BORCA, CECILIA
2021/2022
Abstract
ECAL, il calorimetro elettromagnetico in tungstato di piombo di CMS, con le sue accurate ricostruzioni di fotoni ed elettroni ricopre un ruolo fondamentale nel programma di fisica dell'esperimento al Large Hadron Collider (LHC). Fornendo eccellenti performance in termini di risoluzione in energia, ECAL è stato cruciale nella scoperta e nelle misure di precisione dei decadimenti del bosone di Higgs. La sezione centrale del detector è composta da 61200 cristalli suddivisi in 36 "supermoduli" da 1700 cristalli ciascuno. Ogni cristallo è letto da una coppia di fotodiodi a valanga (APD) e il segnale è digitalizzato e trasmesso da elettronica disegnata su misura. Dal 2026 LHC verrà potenziato in High-Luminosity LHC (HL-LHC) e le nuove condizioni sperimentali impongono una sostanziale revisione dell'elettronica di lettura di ECAL. Il presente lavoro si concentra sull'elettronica di very-front-end (VFE) di ECAL aggiornata per soddisfare le nuove specifiche. In particolare l'oggetto principale è il nuovo chip LiTE-DTU, disegnato presso l'INFN di Torino. Il suo ruolo è cruciale nelle nuove schede di VFE e le sue funzioni sono la conversione analogico-digitale a 12-bit con campionamento a 160 MHz dei segnali generati dagli APD, la compressione e trasmissione dei dati raccolti. Per testare la versione 2.0 della LiTE-DTU ho lavorato al miglioramento del setup preesistente, aggiungendo strumenti per renderlo il più possibile automatizzatile, con l'opportunità di creare procedure molto personalizzate. In particolare abbiamo testato le performance dei convertitori analogico-digitale (ADC) in termini di effective number of bits (ENOB), non linearità (INL, DNL), testando in parallelo la funzionalità di quasi 600 chip che verranno integrati sulle schede di VFE, avendo definito parametri di accettazione/reiezione. I risultati preliminari sono complessivamente buoni in termini di funzionalità e yield. Una versione precedente del chip è stata usata in un Test Beam su fascio di elettroni. Verranno presentati i risultati in termini di risoluzione in tempo e in energia e di linearità. Infine verranno mostrati i risultati di test di single event upset (SEU) condotti al cyclone di Louvain-la-Neuve e ai Laboratori Nazionali di Legnaro: hanno evidenziato una buona resistenza ai SEU della logica protetta da ridondanza tripla. File | Dimensione | Formato | |
---|---|---|---|
799077_master_thesis.pdf
non disponibili
Tipologia:
Altro materiale allegato
Dimensione
20.95 MB
Formato
Adobe PDF
|
20.95 MB | Adobe PDF |
I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/20.500.14240/55322