Sviluppo di un sistema di test automatico per la caratterizzazione del chip ASIC LiTE-DTU ​

L’obiettivo di questo studio è lo sviluppo di un sistema di test automatico per la caratterizzazione del chip ASIC LiTE-DTU, sviluppato dall'INFN Torino per l'upgrade del readout del calorimetro elettromagnetico (ECAL) dell'esperimento CMS al CERN. Il Large Hadron Collider (LHC) verrà potenziato a partire dal 2027, quando entrerà nella fase High Luminosity (HL-LHC) in cui si prevede di aumentare la luminosità di un fattore 10. Il numero di collisioni protone-protone per bunch crossing passerà dalle attuali 40 a circa 200, ponendo complesse sfide tecnologiche per i rivelatori e l'elettronica di lettura. Nel caso dell’ECAL, l'elettronica è stata completamente ridisegnata, rendendola più veloce e flessibile. La parte digitale del front-end è rappresentata dal chip LiTE-DTU, che contiene due ADC a 12 bit che campionano a 160 MS/s e i relativi serializzatori, oltre ad una logica di compressione loss-less per limitare l'uso della banda di trasmissione. La modifica dell'attuale read-out si è resa necessaria per mitigare l'aumento del rumore del rivelatore conseguente al danno di radiazione. L'upgrade permetterà inoltre di migliorare la risoluzione temporale, consentendo l'identificazione del vertice primario e una migliore reiezione del rumore. L’elaborato può essere suddiviso in quattro parti. Nella prima sono esposti il contesto in cui si andrà̀ ad inserire il LiTE-DTU e le funzionalità dello stesso, analizzando nel dettaglio la digitalizzazione del segnale e il funzionamento degli ADC. Nella seconda parte sono riportate alcune grandezze fisiche e tecniche di analisi con cui è possibile caratterizzare gli ADC. Lo scopo del test è verificarne le specifiche tecniche, come ad esempio il numero effettivo di bit di campionamento (ENOB), e in generale che non sia presente alcun comportamento anomalo. Nella terza parte sono descritti il setup sperimentale presente a Torino per la caratterizzazione dei chip e il lavoro di automazione dei test svolto durante lo stage curriculare con l’INFN. L'apparato è costituito da una scheda di test custom che ospita il chip da testare e una scheda FPGA controllata da un PC, oltre a vari strumenti di laboratorio. Nel mio lavoro ho migliorato l'integrazione tra PC e strumenti, collegandoli in rete locale, consentendo di automatizzare varie operazioni, tra cui quella di calibrazione degli ADC e di allineamento dei ritardi. Con gli aggiornamenti descritti precedentemente e utilizzando il framework ROOT C++ ho effettuato infine test su alcuni chip, riportandone i risultati nell’ultima parte e confrontando i valori ottenuti con quelli forniti dal costruttore. Il nuovo pannello di controllo permette un’analisi del LiTE-DTU più pratica e veloce.