Caratterizzazione del front-end sincrono dell'ASIC RD53A per i rivelatori a pixel per HL-LHC

Characterization of the synchronous front end of the ASIC RD53A developed for the silicon pixel detectors of the HL-LHC experiments. The results were obtained with a setup developed within the CERN RD53 collaboration based on a commercial FPGA board and controlled by the software (written in python) bdaq53. Test results will be presented both with the bare chip and with the chip connected to a planar sensor.

Caratterizzazione del front end sincrono dell'ASIC RD53A sviluppato per i rivelatori a pixel di silicio degli esperimenti di HL-LHC. I risultati sono stati ottenuti con un setup sviluppato all'interno della collaborazione CERN RD53 basato su una scheda FPGA commerciale e controllato dal software (scritto in python) bdaq53. Verranno presentati risultati di test eseguiti sia con il chip nudo sia con il chip connesso ad un sensore planare.